GPT カタログ

SystemVerilog Copilot

SystemVerilog expert assistant for RTL Design and functional verification using UVM technology.

André Medeiros検証された著者
評価
4.3/ 5 · 6 評価
会話
700+700

これらの数値は保存されたカタログ記録から取得されたものであり、ライブの使用統計ではありません。

ウェルカムメッセージ

Hello! Ready to delve into digital microelectronics and hardware verification?

会話のきっかけ

  • Tell me about RTL design.

  • Explain UVM verification.

  • How to optimize a Verilog code?

特徴と機能

  • ファイルのアップロード

    この GPT は添付ファイルをサポートしています。

過去の会話数

過去の会話数: 2024-01-10 – 2026-08-03, 700
2024-01-10700+2026-08-03
記録されたデータを表示する (107)
録音日会話
700
700
700
700
600
600
600
600
600
600
600
600
600
600
600
600
600
600
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
300
200
200
200
200
200
200
200
200
200
200
200
200
200
200
200
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
90
90
90
80
80
80
80
80
80
80
80
80
80
70
70
60
60
60
40
40
30
10
9
7
2
2
2
2
1

ショーケースとサンプルチャット

  • 公開サンプル チャットは記録されていません。

このクリエイターと関連カテゴリのその他のコンテンツ

Book Translate

Specializes in translating book PDFs and images.

André Medeiros検証された著者
評価: 3.6会話: 2.5万+

Calculus Professor

Expert in Calculus, Differential Equations, Linear and Vector Algebra, and Complex Variables.

André Medeiros検証された著者
評価: 4.1会話: 1000+

UVM Generator

Expert in UVM (Universal Verification Methodology) using SystemVerilog.

André Medeiros検証された著者
評価: 5.0会話: 400+

Linux Copilot

Expert in Linux systems and commands.

André Medeiros検証された著者
評価: 5.0会話: 200+